云计算与人工智能的爆发式增长——从生成式、推理，到（最终）智能体驱动的系统——正催生对带宽的空前需求，因为数据中心内部及数据中心之间的数据传输量持续激增。与此同时，这也暴露出底层互连技术日益凸显的局限性，这些互连不仅覆盖了数据中心的网络架构和机架层级，还深入到服务器内部——直至在封装与芯片层面连接XPUs、内存及其他系统组件。
基于铜的（电气）互连长期以来一直是业界的主力方案，这得益于其成本低廉、结构简单且可靠性高。然而，时至今日，它们正日益逼近一些根本性的极限：尽管可以实现高能效的电气链路，但通常仅适用于极短的传输距离（约几毫米）。在更长的传输距离和更高的通道速率下，功耗会急剧上升，热管理压力加剧，信号完整性也会显著下降。换言之，电气I/O正迅速成为制约下一代人工智能与机器学习系统扩展的关键瓶颈。
光互连已成为一条至关重要的技术路径。通过以光而非电信号传输数据，它对距离的敏感度大大降低，在显著提升能效的同时，也有效缓解了铜线链路固有的串扰与热管理等难题。然而，即便是光学技术如今也正被推向新的极限——随着对（多）太比特每秒级接口、超高能效以及极低（亚微秒级）延迟的需求日益迫切。
满足这些要求将不仅仅依靠渐进式创新。这需要对光互连技术路线图进行根本性的重新思考，逐步推动光学技术向硅基器件靠拢——从面板端、到封装内部，最终实现与晶圆堆叠的深度融合。
可插拔光模块（PO）：长期以来——且至今仍大显身手——的主力产品
二十多年来，可插拔光收发器一直是高速电信与数据通信网络的基石——为从企业级工作负载、视频流媒体到当今超大规模云基础设施的各类应用提供动力。这些收发器插入交换机、路由器和服务器上的标准化接口，将主机端的电信号转换为光信号，通过光纤进行传输；在接收端则再将其转换回电信号。
他们提供：
模块化与灵活性——光学组件可独立于（电气）主机进行升级。
可维护性——可插拔组件支持热插拔，这意味着无需停机即可更换。
多供应商互操作性——通过IEEE 802.3标准以及广泛采用的多源协议（MSA）接口形式，如QSFP、QSFP-DD和OSFP来实现。
热稳定性——光学引擎置于前面板的防护罩内，与功耗密集的ASIC实现物理隔离；这有助于保护激光器、调制器和光电探测器免受过热影响（从而提升可靠性）。
在一代又一代的演进中，可插拔光模块通过提升波特率（单条光通道每秒传输的符号数）、采用更高阶调制方式（如PAM-4）以及增加并行通道数量，已从100/200G逐步升级至400G和800G。
尽管已趋于成熟，可插拔光模块仍在不断演进。例如，第一代1.6T可插拔收发器采用每通道200Gbps的传输速率，并以八通道并行架构实现，目前已接近样品阶段并开始部署，主要面向数据中心内部的直连（DR）链路以及单模光纤上的前传（FR）连接。
关键的推动因素是硅光子学（SiPho），它通过集成基于硅的光学与电子元器件，实现了这一性能提升，其中包括在实现每通道200Gbps、同时有效控制功耗方面发挥核心作用的马赫–曾德尔调制器。
展望更远的未来，到本世纪末，业界正瞄准3.2T可插拔光模块这一里程碑。然而，要实现这些性能指标，仍需在高速电子、封装以及热管理等领域持续取得突破，并大幅扩展硅光子学（SiPho）的技术体系。例如，在发送端，光调制器不仅需要支持超过100GHz的带宽，还要保持低插入损耗和高调制效率——而仅靠传统的硅基器件，这些要求正变得愈发难以满足。
图1：在过去几年中，可插拔光模块在带宽密度和能效方面均实现了数量级的性能提升。来源：imec。
解决这些局限性正推动人们对高性能电光材料（如铌酸锂 LiNbO₃ 和钽酸锂 LiTaO₃）的异构集成产生浓厚兴趣。诸如微转移印刷等技术为将这些材料集成到硅光子学平台提供了极具前景的途径。早期成果令人鼓舞，但目前仍在开展进一步研究，以将这些方法扩展至大批量制造——从而使得未来的 3.2T 模块能够像可插拔光模块最初成为行业主力那样，兼具实用性、可靠性和成本控制优势。
与此同时，人们也在探索其他扩展方案。诸如极端可插拔光模块（XPO）之类的概念，通过进一步提升带宽密度，有望实现高达12.8T的容量，但代价是系统复杂度显著提高，并且需要液冷散热——至少在目前看来，这将同时影响成本与实际部署。
一项双重世界首创：通过微转移印刷技术将铌酸锂（LiNbO₃）和钽酸锂（LiTaO₃）集成于硅光子学平台之上
随着光互连技术亟需突破当前每通道200Gbps的性能瓶颈，基于锗硅（GeSi）的器件在同时满足带宽与能效需求方面正面临日益严峻的挑战。尽管GeSi调制器已在C波段实现了每通道400Gbps的传输速率，但在O波段尚未达到这一水平。为推动可插拔光互连技术实现新一轮的性能跃升，研究人员正积极探索将铌酸锂（LiNbO₃）和钽酸锂（LiTaO₃）等先进电光材料与硅光子学进行异质集成，从而为新一代高速调制器与光电探测器的研制铺平道路。
一种颇具前景的赋能技术是微转移印刷，它能够在SiPho晶圆上实现薄膜材料的精准定位，同时避免了传统晶圆键合工艺所常见的材料浪费、键合后处理复杂性以及高昂成本。两项全球首创的成果凸显了其应用潜力：
首先，imec与根特大学的研究人员展示了一条在2公里单模光纤上运行的O波段320Gbps无放大光链路。该成果是通过采用高带宽100GHz锗光电二极管，并结合转移印刷的薄膜铌酸锂马赫–曾德尔调制器（MZM），将其集成于硅光子学平台之上，同时与定制设计的行波驱动器和跨阻放大器（TIA）进行共封装而实现的。这项工作首次实现了利用微转移印刷技术将LiNbO₃调制器无缝集成到硅光子学平台上的突破。
图2：首次利用微转移印刷技术将铌酸锂调制器无缝集成到硅光子学平台。来源：imec。
该团队还首次实现了在硅光子集成电路上对LiTaO₃调制器的异质集成。研究人员沿用了此前应用于铌酸锂的微转移印刷技术，使整个晶圆堆叠具备完全兼容性，从而能够与其他光子学功能模块（如加热器、滤波器和锗光电探测器）实现共集成，且不会影响其性能。
尽管这些调制器的尺寸仍相对较大，但它们为可插拔收发器的进一步小型化提供了一条可行路径，因为在该领域对占用空间的限制并不那么严格。与此同时，人们也在探索其他器件方案，以满足未来共封装光学器件更为严苛的尺寸与集成要求。这些方案包括工作在C波段的紧凑型超高速GeSi基调制器，以及基于将III-V族材料集成到硅光子学平台中的新兴技术路线。
尚需进一步研究，以将这些异构集成方案扩展至大批量制造。尽管如此，相关成果仍凸显了一条颇具前景的路径，即在硅光子平台上集成超过100GHz的电光器件——这一能力被普遍视为未来3.2T可插拔模块以及支持人工智能驱动基础设施的下一代光互连所不可或缺的关键技术。
高速窄带共封装光学（CPO）：光互连路线图的关键支柱
然而，可插拔光模块并非应对所有挑战的万能之策。生成式人工智能工作负载的迅猛增长，正推动光互连技术不断向计算服务器和加速器集群的更深层迈进——直至芯片间互联的层面。
在这一规模下，一组新的约束条件随之显现。可插拔光收发器依赖极高的波特率，并结合复杂的数字信号处理（DSP）来补偿信号衰减。尽管这种方案在机架或数据中心层面表现良好，但与重度DSP相关的功耗和延迟问题，在人工智能与机器学习系统中的短距离、芯片间光互连场景中却日益突出。因此，这类应用亟需本质上纯净、误码率极低的光通道，使每条通道无需过多的均衡或DSP开销即可正常运行。
这种转变正是推动快速窄带共封装光学（CPO）技术普及的关键所在。在CPO系统中，光学元件与（交换）硅芯片或计算芯片紧密集成，使电气信号传输路径从可插拔模块中的数厘米缩短至仅几毫米，甚至更短。通过将电光转换节点直接置于ASIC附近（同一封装内），CPO显著提升了信号完整性、降低了电气损耗并减少了延迟，且无需依赖功耗较高的DSP。这使得CPO成为扩展下一代人工智能与高性能计算系统的一项极具吸引力的架构。
图3：共封装光学器件缩短了光引擎与主机IC之间的电气路径，从而实现更高的带宽密度，并无需进行数字信号处理，进而提升能效。来源：imec。
然而，随着早期CPO部署的逐步涌现，集成复杂性依然是该技术面临的最突出挑战之一。与可插拔光模块——其光学组件（在很大程度上）自成一体——不同，CPO需要进行紧密的协同设计与联合优化，涵盖光子集成电路（PIC）、电子集成电路（EIC）、交换机专用集成电路（ASIC）、光纤耦合方案、热管理以及先进封装等多方面。应对这一多学科挑战，正是imec光互连项目的核心目标。
在CPO领域（也称为OIO2.5D），imec的重点研究目标包括：
将光引擎容量从1.6T和3.2T逐步提升至6.4T，并最终达到12.8T。
支持高速窄带400Gbps通道速率，并实现接近每毫米1Tbps的带宽密度。
实现高达5pJ/比特的能效，在未来技术世代中有望降至3pJ/比特。
将完整的光学堆栈——调制器、光电探测器、耦合器、光纤连接器以及热管理解决方案——集成于可量产的封装之中。
实现这些目标在很大程度上依赖于先进的半导体封装技术，这些技术能够支持光子与电子元器件的高密度集成——例如2.5D中介层架构、硅通孔（TSV）、扇出型晶圆级封装（FO-WLP），以及（日益普及的）由混合键合技术实现的3D集成——同时还需采用先进的（III-V）材料。
此外，还有光源的问题。尽管长期目标是将激光器直接集成到光子芯片上，但早期的CPO系统仍将依赖外置的激光光源。这种方法简化了热管理，并有效缓解了长期以来困扰人们的一个难题——即在高温ASIC附近运行激光器所带来的可靠性问题。相应的权衡在于：需要更高的输出功率以补偿光学损耗、更复杂的封装设计，以及额外的光纤和连接器来引导光信号进入封装。
实现基于硅基EAM的首个每通道400Gbps传输
2025年10月，imec宣布在下一代光互连领域取得重大突破：一款工作频率超过110GHz的C波段锗硅电吸收调制器（EAM），每通道净数据速率达到400Gbps。
该器件利用弗朗茨-凯尔迪什效应，兼具体积小巧、速度高、功耗低等优势。同时，凭借其锗硅（GeSi）基底，可无缝集成于300毫米的CMOS兼容硅光子平台，为实现大规模量产提供了清晰路径。
这一突破体现了器件与系统层面逾十年的协同进展。在器件层面，imec优化了芯片占用面积、掺杂方案以及外延生长工艺；在系统层面，一套稳健的PAM-4 IM/DD传输方案验证了单通道持续实现400Gbps的净速率，充分证明了GeSi EAM技术已具备面向未来高通道速率光引擎的实际应用条件。
3D集成光学（OIO3D）：下一个前沿领域
随着人工智能与机器学习系统规模扩展至数千个紧密互联的加速器，每个加速器都通过高带宽内存堆栈和对等处理器以仅几毫米的极短距离相连，对光互连的需求也愈发严苛。预计在未来十年内，这些光互连将支持接近甚至超过10Tbps/mm的带宽密度、远低于1pJ/bit的能量效率，以及超低延迟（<100ns）。而这些指标已超出即便是最先进的CPO架构所能达到的水平。
为满足这些要求，光学技术必须突破封装的限制，直接集成到晶圆堆叠内部。这正是3D集成光学的基础。通过将电学通路压缩至微米级尺度，OIO3D实现了超短、高带宽且节能高效的光互连，从而使高密度的芯片间光互连网络成为可能。
图4：通过将电学路径压缩至微米级尺度，OIO3D实现了超短、高带宽且节能的光互连，使高密度芯片间光互连网络成为可能。来源：imec。
实现三维集成光学需要克服多项重大技术挑战。这些挑战包括可扩展的激光集成、高效率、高带宽电光器件的研制（例如基于锗硅、铌酸锂、钽酸锂、磷化铟或钛酸钡的器件），以及在高密度堆叠环境中的稳健热管理。同样至关重要的是晶圆级的超精密键合与对准技术。
OIO2.5D 与 OIO3D
作为CPO的演进版本，OIO2.5D通过将光子芯片与电子芯片并排置于共享的硅中介层上，实现了高密度光子集成与可控的封装复杂度。光子层采用基于铜的晶圆级混合键合技术进行集成，该技术可实现超短且寄生效应极低的电气互连路径。
该架构最初面向8至32Tbps范围的光引擎。它采用每通道32至64Gbps的传输速率，并针对低功耗、无DSP的运行进行了优化，以最大限度地降低延迟和发热量。波分复用技术（每根光纤支持8至32个波长）在不增加光纤数量的前提下进一步提升了总带宽。该技术路线图的目标是实现每毫米2Tbps的带宽密度，以及接近2pJ/比特的能耗效率。
OIO3D 代表着光互连领域最为先进且雄心勃勃的愿景。在此方案中，光子层直接堆叠在计算芯片硅片的上方或下方，构建出真正的芯片级光网络，将电气通路压缩至微米级距离。
这种方法同时依赖于芯片到晶圆以及晶圆到晶圆的混合键合技术，从而实现极小间距的垂直互连。凭借这一级别的垂直集成，OIO3D旨在将带宽能力提升至每秒数十太比特（乃至更高），并力争将能耗效率控制在约2皮焦耳/比特的水平；从更长远来看，其目标是实现低于1皮焦耳/比特的运行能耗。
一个重要的研究方向是晶圆级激光器集成，采用量子点砷化镓在硅基上的异质III‑V技术。这一领域正在欧盟《芯片法案》的试点生产线中积极探索，以用于未来的大规模光子系统。
在300毫米SiPho平台上集成钛酸钡
2026年1月，Veeco仪器公司与imec联合宣布了一项适用于300毫米大批量生产的工艺，用于在硅光子学平台上集成钛酸钡（BaTiO3，BTO）。
凭借卓越的电光特性，BTO 可用于制造高速、低功耗的调制器，适用于从光收发器到量子光子学、激光雷达以及 AR/VR 等多种应用场景。然而，长期以来，由于成本、均匀性及可制造性等方面的限制，将 BTO 大规模集成到硅基平台一直颇具挑战。
借助与imec的合作，Veeco近日交付了其首套专为300毫米晶圆打造的分子束外延（MBE）集群系统。该平台支持在硅基底上采用固态与混合式MBE技术生长单晶BTO薄膜，与传统MBE方案相比，显著提升了重复性、材料质量以及总体拥有成本。
时间线一览
纵观光互连技术的发展历程，可以明显看出，不同的技术路线正沿着各自的时间轴稳步推进。
可插拔光模块已在全球范围内大规模部署，目前正进入一个以渐进式技术优化为主、而非根本性突破的阶段。其演进路线仍在持续推进——迈向1.6T和3.2T速率的模块——在新架构逐步成熟的过程中，可插拔光模块仍将在众多应用场景中保持竞争力。
共封装光学技术也正逐步迈向（相对）成熟阶段。关键的构建模块正在向中试线支持、供应链准备以及晶圆级服务转型——与此同时，业界仍在持续追求更高的带宽、更快的通道速率和更优的能效。预计自2027年或2028年起，将开启大规模、广范围的CPO部署。
3D集成光学仍处于早期研发阶段。目前的工作重点在于探索技术路径并构建器件与集成工具箱。预计在三到五年内将推出首批概念验证样机，而更广泛的商业化应用则有望在五至十年内实现。
将下一代光互连技术推向市场
通过其光互连研究项目，imec致力于开发未来光收发器的关键构建模块，提前数年预测市场需求并做好准备。
imec的优势在于其作为真正的一站式研发平台，汇聚了硅光子学、先进CMOS工艺、三维集成、材料研究以及系统级建模等领域的专业能力。这种广泛的跨学科布局使研究人员能够比在大批量制造环境中更快地探索全新概念，从而实现短周期的开发，并自由地采用非传统的（集成）方案。此外，该计划还依托imec的跨技术优化（XTCO）战略，推动各技术领域之间的协同演进与制程缩放。
一个至关重要的加速因素，是imec的光互连研究团队与imec的半导体制造支柱IC‑Link之间的紧密协作。在imec的早期研究阶段，重点在于探索技术路径并开展原型开发；而IC‑Link则通过优化工艺流程、提升可制造性、制定测试方案，并联动更广泛的供应链，助力相关技术迈向更高的技术成熟度水平。借助IC‑Link，产业合作伙伴还可通过imec的200毫米和300毫米iSiPP硅光子学平台，获取并评估这些技术，从而打通从早期创新到产业化应用的通道。
除了IC-Link之外，imec还通过多种合作模式与产业伙伴保持紧密互动。这些合作形式涵盖从指导性项目（由imec与其合作伙伴共同探索新兴技术），到以合作伙伴特定需求为导向的双边计划，再到长期的核心合作伙伴关系。与此同时，imec还与设备供应商密切协作，使其能够在先进工具和工艺能力投入商用之前便开展早期验证。
总之，这些互动确保了imec的光互连研究始终立足于现实世界中的系统需求，同时加速将前沿技术转化为可投入市场的解决方案。
彼得·奥西厄于2000年在比利时根特大学获得电气工程硕士学位，并于2005年在同一所大学获得电气工程博士学位。2005年至2009年，他在根特大学担任博士后研究员，随后加入廷德尔国家研究所，并晋升为高级研究员。他的研究兴趣涵盖电子集成电路设计与光传输系统。2017年，他加入imec-IDlab——位于根特大学的imec嵌入式研究团队。如今，他是imec XTCO制造与光互连领域的负责人，并在根特大学兼任兼职教授。彼得·奥西厄还是ISSCC有线通信分委员会的成员。
该文章《imec报告：面向人工智能时代的光互连技术规模化》最初发表于《半导体工程》。